결론부터 적습니다. 하이퍼스케일러가 직접 계약하는 SMR(소형모듈원전)-ESS 자가망(behind-the-meter) 구성은, 한전 계통과의 연계점이 단일 지점이고 데이터센터 부하가 급변하는 자리에서 계통분리(Islanding) 인터락을 이중화해야 합니다. 반대로 SMR 출력을 계통에 전량 송전하고 데이터센터는 별도 수전 계약으로 공급받는 구조라면, 기존 수전설비 인터락 체계를 그대로 활용할 수 있어 재설계 범위가 좁습니다. 2026년 5월 기준 하이퍼스케일러발 원전 직접계약이 13건, 총 9.8GW를 넘어선 흐름은 앞의 구성이 늘어나는 방향을 가리키고 있습니다.
1. 배경 — 왜 지금 SMR-ESS 자가망인가
AI 데이터센터의 전력 수요 급증으로, 빅테크 기업들이 SMR을 포함한 원전과 직접 계약하는 사례가 2026년 들어 빠르게 늘고 있습니다. 2026년 5월 기준 하이퍼스케일러발 원전 계약은 13건, 총 9.8GW를 넘어섰습니다. 미국 정부도 국가 안보와 제조업 확대를 이유로 첨단 원자로의 신속한 배치를 명령했으며, 2028년 9월까지 국방·에너지부 시설에 SMR을 실전 배치한다는 목표를 제시한 상태입니다.
이 흐름을 단순히 ‘전원(電源) 하나가 늘어나는 문제’로 읽으면 판단을 그르칩니다. SMR을 데이터센터 자가망에 직접 연계하는 구성은, 원자로의 부하추종 특성과 IT 부하의 급변 특성이 정면으로 부딪히는 지점을 만들어냅니다. 이 간극을 메우는 것이 ESS와 그리드포밍 PCS이며, 계통분리 인터락 설계는 그 앞단에서 먼저 확정돼야 하는 항목입니다.
2. 유리한 자리 — 단일 연계점·급변부하가 상시적인 사이트
현재 조건은 이렇습니다. SMR-ESS-데이터센터가 하나의 자가망으로 묶이고 한전 계통과의 연계점이 단일 지점(PCC, Point of Common Coupling)인 사이트는, 계통 측 사고나 SMR 출력 변동이 곧바로 IT 부하 안정성에 영향을 줄 수 있는 구조입니다. 실제로 AI 데이터센터 환경을 가정한 실증에서는 부하 급변 시 그리드포밍 인버터가 전력망으로 전달되는 전류 변동성을 약 75% 줄인 것으로 나타났습니다.
이런 사이트에서 계통분리 인터락을 이중화하면 변화는 이렇습니다. PCC 지점의 차단기 트립 로직을 하드와이어 경로와 릴레이 보호협조 경로로 이중 구성하게 되며, SMR 출력 이상·ESS SOC 이상·IT 부하 급변 세 조건 중 어느 하나만 발생해도 자가망을 계통에서 독립 운전(아일랜딩) 모드로 전환할 수 있는 근거가 마련됩니다.
연결 논리는 여기 있습니다. 단일 연계점 구조에서는 인터락 이중화 비용이 계통 사고 시 데이터센터 전체 셧다운을 막는 보험 역할을 하기 때문에, 초기 설계 단계에서 반영하는 편이 준공 후 개조보다 비용이 낮습니다.
3. 불리한 자리 — SMR 전량 계통 송전, 데이터센터 별도 수전
반대 조건도 분명합니다. SMR 출력을 전량 계통에 송전하고 데이터센터는 일반 수전설비를 통해 별도로 전력을 공급받는 구조라면, SMR과 데이터센터 사이에 직접적인 전기적 연계가 없어 계통분리 인터락을 새로 설계할 필요가 크지 않습니다.
이런 자리에서 자가망형 인터락 체계를 그대로 적용하면 변화는 이렇습니다. 존재하지 않는 PCC 지점을 가정한 보호협조 설계에 시간과 비용을 들이게 되어, 실제로는 필요하지 않은 이중화 투자가 발생합니다. 기존 수전설비의 표준 보호계전 체계(과전류·과전압·저전압 계전기)만으로 충분한 경우가 대부분입니다.
4. 비교표 — 연계 구조별 인터락 요구사항
| 항목 | SMR-ESS 자가망(단일 연계점) | SMR 전량 계통 송전 + 별도 수전 |
|---|---|---|
| 계통분리 인터락 | 하드와이어 이중화 필요 | 표준 보호계전 체계로 충분 |
| 그리드포밍 PCS 필요성 | 높음(부하 급변 흡수) | 낮음(계통이 관성 제공) |
| ESS 역할 | SMR 부하추종 지연 보완 | 일반 첨두부하 대응 |
| PCC 보호협조 | 3중 조건(SMR·ESS·부하) 감시 | 표준 과전류·과전압 계전 |
| 재설계 비용 | 초기 반영 시 상대적으로 낮음 | 해당 없음 |
표에서 눈여겨볼 행은 ‘PCC 보호협조’입니다. 자가망 구조에서는 SMR 출력 이상, ESS SOC 이상, IT 부하 급변이라는 세 조건을 동시에 감시해야 하며, 이 중 어느 하나라도 소프트웨어 판정만으로 처리하면 안전 인터락 원칙에서 벗어납니다.
5. 계통분리 인터락 로직 예시 (개념도)
안전 인터락(Safety Interlock) 조건을 가장 먼저 확인해야 합니다. 아래는 개념 설명용 의사코드이며, 실제 정정값은 현장 계전기 사양과 SMR·ESS 제작사 인터페이스 규격에 따라 달라집니다.
# SMR-ESS 자가망 계통분리(Islanding) 인터락 — 개념 예시
# I/O 매핑
# AI001 : PCC 지점 전압 (V, ms 단위 샘플링)
# AI002 : PCC 지점 주파수 (Hz)
# DI001 : SMR 출력 이상 신호(원자로 보호계통 접점 출력)
# DI002 : ESS SOC 저전압 경보(BMS 접점 출력)
# DO001 : PCC 차단기 트립 릴레이(하드와이어, SW 우회 금지)
# DO002 : 자가망 아일랜딩 모드 전환 신호
VOLTAGE_LOW = 0.9 # p.u., 저전압 판정 임계값(예시, 실측 기준 재정정 필요)
FREQ_BAND = 0.5 # Hz, 주파수 이상 판정 대역(예시)
def evaluate_islanding_interlock(v_pu, freq_dev, smr_fault, load_step_kw):
# 안전 인터락 최우선 확인 — 원자로 보호계통 신호는 하드와이어 경로 우선
if smr_fault:
return "DO001_HARDWIRE_TRIP" # SMR측 이상은 소프트웨어 판정으로 대체하지 않음
# PCC 전압·주파수 이상 + 급변부하 동시 발생 시 아일랜딩 전환
if v_pu < VOLTAGE_LOW and abs(freq_dev) > FREQ_BAND:
return "DO002_ISLANDING_MODE"
return "GRID_CONNECTED"이 로직은 개념 설명용입니다. 실제 임계값과 트립 시퀀스는 SMR 제작사의 보호계통 인터페이스 규격과 현장 실측 데이터를 거쳐 확정해야 하며, 통신 지연이나 노이즈로 인한 오작동 가능성은 파형 분석 및 실측 요망입니다.
6. 경계 조건과 선택 기준
이 판단이 뒤집히는 지점은 명확합니다. SMR과 데이터센터 사이에 직접적인 전기적 연계가 없고 각각 독립적으로 계통과 연결된 구조라면, 자가망형 인터락 이중화는 과잉 투자입니다. 단일 연계점을 가진 자가망 구성에서만 계통분리 인터락 이중화를 최우선 검토 대상으로 삼습니다. EMO를 포함한 안전 회로는 어떤 구성에서도 소프트웨어만으로 우회 처리하지 않는다는 원칙은 동일하게 적용됩니다.
참고 자료
- 하이퍼스케일러발 원전 계약 13건 9.8GW 돌파 — 에너지안전신문
- 美 빅테크 SMR 구축 속도, 국내 논의 본격화 — 네이트뉴스
- LS일렉트릭, AI 데이터센터 그리드포밍 해법 제시 — 파이낸셜뉴스